적층 제조를 이용한 다차원 회로 캐리어

EOS 기술로 제작한 새로운 인쇄 회로 기판(PCB)용 프로토타입

2016년 초, 많은 사람들이 컴퓨터 칩의 성능이 더 이상 2년마다 두 배가 되지 않을 것이라고 예상하며 무어의 법칙이 끝났다는 글을 썼습니다. 그 이유는 프로세서 자체의 구조가 이미 몇 나노미터 이내로 가능한 수준에 도달했기 때문입니다. 기술적 관점에서 볼 때 더 이상의 성능 향상은 거의 불가능합니다. 성능을 지속적으로 개선하기 위해 제조업체는 여러 구조 레이어를 서로 겹쳐 쌓는 아키텍처를 연구하고 있습니다. 회로 캐리어 분야에서도 비슷한 접근 방식이 이미 확립되어 있습니다. 독일의 Beta LAYOUT GmbH는 EOS 기술을 활용하여 이러한 혁신적인 캐리어의 프로토타입을 제조하고 테스트하는 데 성공했습니다.

"적층 제조 기술은 많은 장점 덕분에 다양한 시장 참여자들에게 높은 부가가치를 제공합니다. 저희 서비스를 통한 연구 개발 수익은 비즈니스 모델에 긍정적인 영향을 미칩니다. 이를 통해 많은 사용자에게 첨단 기술의 혜택을 제공할 수 있습니다."
마누엘 마틴 | 3D-MID 제품 관리자 | Beta LAYOUT GmbH

도전 과제

회로 캐리어를 위한 개별 프로토타입 생산

회로 캐리어와 기존 PCB는 항상 그 위에서 작동하는 마이크로프로세서에 의해 약간 가려져 왔습니다. 물론 고성능 중추 신경계의 혜택 없이는 최고의 두뇌가 있어도 소용이 없기 때문에 이는 다소 불공평합니다. 마이크로 일렉트로닉스 분야에서도 비슷한 이야기입니다. 거의 모든 최신 기기는 하나 이상의 칩과 추가적으로 필요한 전기 부품을 통합하기 위해 회로 기판이 필요합니다. 이를 통해 전기 공급, 회로, 신호 출력에 이르기까지 다양한 작업을 수행하는 네트워크가 만들어집니다.

새로운 디바이스에는 기존 회로 기판에 사용할 수 있는 설치 공간이 매우 적은 경우가 많습니다. 그 이유 중 하나는 많은 전자 장비가 점점 더 작아지고 있으며, 형태 자체는 더 커지더라도 실제 전자 장치를 위한 공간이 거의 남지 않는 경향이 있기 때문입니다. 예를 들어 점점 더 많은 인터페이스와 출력 포인트, 그리고 더 큰 배터리를 장착하기 위해 기존 부피는 더 많이 필요합니다. 새로운 회로를 실험적으로 구성하기 위해 간단한 실험실용 PCB로 충분했던 시대는 이제 대부분의 경우, 대부분의 분야에서 오래 전에 지나갔습니다. 사용 가능한 설치 공간과 함께 무게도 중요한 요소이며, 컴팩트하고 3차원적으로 구성된 회로 기판도 중요한 역할을 합니다. 

최신 전자 제품에서 회로는 종종 하우징 내의 제한된 공간을 차지하기 위해 경쟁해야 합니다. 기존 방식으로 적층된 PCB는 더 이상 필요한 모든 부품을 수용할 수 없으므로 앞서 언급한 3차원 회로 캐리어가 선택되는 솔루션이 됩니다. 여기서도 많은 디바이스의 수명 주기가 점점 짧아지면서 사출 성형은 프로토타입을 제작하기에는 너무 비싸다는 또 다른 문제가 제기됩니다. 이러한 이유로 베타 레이아웃 GmbH는 더 저렴하고 성능이 뛰어난 대안을 찾기로 결정했습니다.