使用增材制造技术制造多维电路载体

利用 EOS 技术制作新型印刷电路板 (PCB) 原型

2016 年初，很多人都在写摩尔定律的终结，预计计算机芯片的性能将不再是每两年翻一番。究其原因，处理器本身的结构已经在几纳米之内。从技术角度看，进一步降低性能几乎是不可能的。为了继续提高性能，制造商们正在研究将多个结构层堆叠在一起的架构。在电路载体领域也有类似的方法。德国 Beta LAYOUT GmbH 公司已成功利用 EOS 技术制造并测试了这些创新载体的原型。

"由于具有诸多优势，增材制造技术为广大市场参与者提供了高附加值。通过我们的服务，研发部门获得了利润，这反过来又对我们的业务模式产生了积极影响。这使我们能够向大量用户提供先进技术的优势"。
Manuel Martin | 产品经理3D-MID | Beta LAYOUT GmbH

挑战

生产电路载体的单个原型

一直以来，电路载体和传统印刷电路板都被微处理器所掩盖。这有点不公平，因为如果没有高性能的中枢神经系统，再好的大脑也无济于事。微电子领域也有类似的情况：几乎所有的现代设备都需要一块电路板，以便集成一个或多个芯片，以及额外所需的电子元件。这样就形成了一个网络，完成从供电、电路到信号输出的一系列任务。

在新设备中，传统电路板的安装空间往往很小。其中一个原因是，许多电子设备的体积越来越小；即使外形本身较大，留给实际电子设备的空间也往往很小。现有的空间需要用来容纳屏幕、越来越多的接口和输出点以及更大的电池。在大多数情况下，在大多数行业中，简单的实验室印刷电路板就足以用于新电路的实验性构建的时代已经一去不复返了。除了可用的安装空间外，重量也是一个关键因素--结构紧凑的三维电路板在这方面也发挥着重要作用。 

在现代电子产品中，电路往往需要争夺外壳内的有限空间。如果采用传统的堆叠方式，印刷电路板已无法容纳所有必要的元件，因此上述三维电路载体成为首选解决方案。同样，许多设备的生命周期越来越短，这也带来了额外的挑战：注塑成型的成本太高，无法制造原型。因此，Beta LAYOUT GmbH 决定寻找一种成本更低、性能更高的替代方案。